1. Trang chủ >
  2. Kỹ thuật >
  3. Điện - Điện tử - Viễn thông >

V. CHỐT ĐỊA CHỈ 74HC373

Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (1.57 MB, 84 trang )


Hình 12 : Sơ đồ chân 74LS373

V.2 Hoạt động của 74LS373:

Khi lối vào giữ nhịp (chân 11) được đặt lên mức High, thì các lối ra Q và

lối vào D cũng chuyển theo. Khi lối vào giữ nhịp được nối xuống mass các dữ

liệu được xếp cuối cùng ở các lối vào D sẽ được lưu trữ bên trong và được dẫn

tới các lối ra Q, cho đến khi xung nhịp chuyển trở lại mức High. Một mức điện

áp High ở lối vào (chân 1) chuyển tất cả các lối ra sang chế độ ba trạng thái độc

lập với trạng thái của các chân lối vào còn lại. Chú ý rằng chỉ có các lối ra bị

ngắt còn chức năng bộ nhớ vẫn không bị ảnh hưởng.

Bảng chân lý:

E

0

1

0

1

0

0

1

X



1: Mức High

Lối vào Lối ra

1

1

0

0

X

Q

X

T

0: Mức Low

X: Mức tuỳ ý

T : Ba trạng thái

Q: Dữ liệu được lưu nhớ

Lối vào : 1, 3, 4, 7, 8, 11, 13, 14, 17, 18.

Lối ra : 2, 5, 6, 9, 12, 15, 16, 19

Khi hoạt động bình thường, lối vào

(chân 1) và lối vào giữ nhịp được nối

xuống mass. Khi các dữ liệu được đặt ở các lối vào và khi giá trị của chúng là



ổn định, thì một xung dương ngắn hạn với độ dài Ýt nhất bằng 10 ns được dẫn

tới lối vào giữ nhịp, và dữ liệu được đón nhận vào bộ nhớ.

Do khả năng có thể đệm phụ tải cao và do tính chất ba trạng thái nên vi mạch tỏ

ra là lý tưởng khi được dùng làm bộ nhớ trung gian dùng cho địa chỉ trong các

hệ thống định hướng bus. Khoảng thời gian trễ một kỳ khi có đấu một tải điện

dung 50 pF cỡ 50 ns (2V), 22 ns (4,5V), hoặc 19 ns (6V) và khi đấu tải điện dung

150 pF bằng 80 ns (2V), 30 ns (4,5V) hoặc 26 ns (6V). Mỗi lối ra có thể cung cấp

một dòng điện bằng 35mA. ở trạng thái tĩnh dòng điện tiêu thụ lớn nhất cỡ 80

µA.



PHẦN II. THIẾT KẾ

CHƯƠNG I: THIẾT KẾ PHẦN CỨNG

I. SƠ ĐỒ NGUYÊN LÝ.



Sơ đồ mạch nguyên lý bao gồm:

- 5 IC : 8051, 74ALS373, 74ALS138, DS12887, ADC0809.

- 3 tụ điện : C1 = C2= 30pF, C = 10 µF.

- 10 điện trở : R1→ R8=10KΩ, R9 = 100Ω, R10 = 10KΩ.

- 1 điện trở dãy : 8 x 10KΩ.

- 1 biến trở: 10KΩ.

- 1 dao động thạch anh : 12MHz.

- 1 nót bấm.

- LCD 16x2.



- Hex- keypad

- 5 cổng đảo 7404.

• Bàn phím số Hex được nối với 8051 qua cổng P1.

• ADC0809 được nối với 8051 nh sau:

Các chân dữ liệu được nối với P0 của 8051. Việc chọn đầu vào In0-In7

được chọn bằng ba chân ADD-A, ADD-B, ADD-C, 3 chân này được nối với 3

chân Q0 - Q1 - Q2 của 74ALS373.

Do ADC0809 cần có xung đồng hồ ngoài cấp tới chân Clock thì chip mới

hoạt động, vì thế sử dụng luôn xung phát ra từ bộ dao động thạch anh. Nhưng

tần số của bộ dao động là 12Mhz lớn hơn tần số xung mà ADC cho phép do vậy

phải đưa qua 2 D-flipflop để chia 4 tần số.

Chân EOC được nối với chân INT1 của 8051 thông qua cổng đảo 7404,

để khi chuyển đổi ta có thể quan sát trạng thái ADC xem đã hoàn thành chuyển

đổi chưa.

Chân cho ALE được nối với ALE của 8051, chân Start được nối với Y0

của 74ALS138, chân Enable được nối với

của 8051 thông qua 1 cổng đảo.

• DS12887 được nối với 8051 nh sau:

Các chân AD0 – AD7 được nối chung cổng P0 với ADC0809. Chân cho

phép CS được nối với Y1 của 74ALS138, DS được nối với

của 8051, AS

nối với chân ALE của 8051, R/W nối với chân

của 8051. Chân Reset được

nối cùng mạch Reset của 8051.

• LCD được nối với 8051 nh sau:

Các chân dữ liệu D0 – D7 được nối với cổng P2 của 8051. RS, RW được

nối với

,

thông qua các cổng đảo. Chân cho phép E được nối với chân

T0 của 8051. Để điều chỉnh độ tương phản của LCD cần dùng thêm 1 biến trở

10KΩ, được nối nh hình vẽ

• Do ta sử dụng P0 vừa làm cổng vào vừa làm cổng ra nên cần nối thêm điện

trở kéo vào P0 (vì P0 không có điện trở kéo lên).



Xem Thêm
Tải bản đầy đủ (.pdf) (84 trang)

×