Các file thiết kế.
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (1.22 MB, 36 trang )
Hình vẽ. Giao diện Dự án mới
Nhấn Next/Next để hiện ra bảng Thiết lập linh kiện (Family & Device
Settings), chọn linh kiện FPGA mà ta dùng, rồi nhấn Finish.
Lúc này, ta sẽ có được Project đầu tiên.
Thêm file Thiết kế vào Project
Nhấn File/New .
Trang | 26
Hình vẽ Giao diện file thiết kế mới.
Để tạo ra file thiết kế cho Dự án, ta có thể dùng sơ đồ khối (nhấn Block
Diagram/Schematic File) hay dùng một trong các ngôn ngữ mô tả phần cứng
như: AHDL, Verilog HDL hay VHDL hoặc có thể dùng kiểu EDIF. Ở đây, để
chọn dùng ngôn ngữ Verilog HDL.
Dùng bộ soạn thảo sẵn có của Quartus để đưa đoạn code đã xây dựng vào
file Verilog vừa tạo ra, rồi Save với tên phù hợp.
Trang | 27
Hình vẽ. File thiết kế thanhchu.vhdl thể hiện bằng ngôn ngữ Verilog.
Biên dịch.
Để biên dịch File nhấn Processing/Start Compilation. Quartus sẽ biên
dịch file thanhchu.vhdl. Sau khi hoàn thành, hiện thông báo. Full Compilation
was successful (Biên dịch thành công).
Hình vẽ. Giao diện khi biên dịch và thông báo Biên dịch thành công
Trang | 28
2. Cách thức mô phỏng hoạt động trong Quartus.
Công cụ Simulator tích hợp sẵn trong Quartus II cho phép mô phỏng hoạt
động của Dự án (Project). Trước khi mô phỏng cần tạo ra danh sách đường kết
nối (netlist) bởi việc nhấn Processing/Generate Functional Simulation Netlist.
Để có thể quan sát được dạng sóng mô phỏng, cần tạo ra file khác lưu trữ
dạng sóng, bởi việc chọn File/New/Other Files/Vector Waveform File.
Để thêm các tín hiệu vào/ra cho Vector Waveform File, chọn Edit/ Insert
Node or Bus, nhấn Node Finder.
Hình vẽ. Giao diện khi biên dịch và thông báo Biên dịch thành công
Hình vẽ. Giao diện Node Finder
Trong danh sách trên, để chọn 5 đầu vào RESET, Clock, START, Stop,
Selec và đầu ra SEG1 và SEG2, nháy đúp vào các tín hiệu đó. Các tín hiệu này
sẽ hiện ra trong danh sách Selected Nodes. Nhấn OK.
Để án định dạng sóng cho 2 tín hiệu vào là Clock, đánh dấu chọn vào
dạng sóng, trên thanh WaveForm Editor chọn Overwrite Clock, hiện :
Trang | 29
Hình vẽ Giao diện Clock để ấn định dạng sóng.
Time Range chính là khoảng thời gian muốn quan sát dạng sóng. Chu kỳ
của tín hiệu cho trong Period, độ rộng xung trong Duty Cycle.
Hình vẽ. Giao diện Waveform File.
Có 2 kiểu mô phỏng trong Quartus là Functional và Timing. Với kiểu
Functional, chỉ để kiểm tra hoạt động thuần túy logic, còn với mô phỏng Timing,
kiểm tra hoạt động logic có tính đến yếu tố thời gian, như: trễ, quá độ...
Để chạy mô phỏng, chọn Processing/Start Simulation.
Trang | 30
