trạm điều khiển chính SMC :

Báo cáo thực tập

Hùng



Trần việt



+ Trao đổi với các bộ TR để có đợc đặc điểm của một thuê bao hay một trung

kế.

+ Trao đổi với bộ xử lý tính cớc để cung cấp cho nó các tin tức liên quan đến

cuộc gọi cần tính cớc.

Ngoài ra nó còn đảm bảo chức năng quán sát kiểm tra.

CC ( điều khiển thông tin): xử lý áp dụng cho điểm chuyển mạch dịch vụ

SSP.

TR ( Phiên dịch) : cơ sở dữ liệu.

Có nhiệm vụ gìn giữ và cấp phát số liệu cần thiết và chuyển mạch khai thác

và bảo trì có yêu cầu,chỉ rõ các tin tức về thuê bao và trung kế.

+ Đảm bảo chức năng quản trị phiên dịch , phân tích cơ sở dữ liệu của thuê

bao , trung kế, cung cấp số liệu cần thiết khi MR yêu cầu (khi MR nhận đợc bản

tin tức MAS nó sẽ ghi lạI và cấp cho MR).

- Dịch tiền tố hoặc chữ số đầu tiên nhận đợc từ chủ gọi.

- Dịch con số thuê bao chủ gọi thành số thiết bị.

- Quản lý các dịch vụ, cho biết thuê bao có dịch vụ nào.

- Giao tiếp với OM để thực hiện các thao tác quản lý, bảo dỡng.

- Mỗi một TR có dung lợng 800 file có 3Mbyte dùng bộ nhớ RAM và chứa

tất cả các thông tin của thuê bao và trung kế của tổng đài.

TX ( tính cớc): Tính cớc thông tin.

Đảm bảo việc tính cớc cho các cuộc gọi lập hoá đơn chi tiết, tính cớc tức thời

và các thời cớc gian khác nhau cho các cuộc gọi và các loạI thuê bao khác nhau.

- Tiếp nhận xung tính cớc

- Điều khiển việc phát tín hiệu cớc khi tính toán và các tín hiệu khác nh cớc

từ xa.

- Phát các bản tin xác định về cớc và các thiết bị dự phòng trong trờng hợp

trung tâm xử lý lỗi.

- Quan trắc lu lợng để ghi lu lợng tải, mỗi TX có 8000 thanh ghi.

MQ (Phân bổ bản tin) : thực hiện phân phối bản tin giữa các mạch vòng bản

tin GX.

Quản lý đấu nối và phòng vệ các đờng nối trên vòng chuyển mạch khi đợc

lệnh của MR yêu câù.

Nhận xét lỗi do COM gây ra trong đấu nối ( kiểm tra chất lợng đờng đấu nối)

Thực hiện điều khiển có chu kỳ và điều khiển theo lệnh các dờng nối đến trờng chuyển mạch, giao tiếp giữa MQ và MR.

GX (quản lý ma trận) : Quản lý đấu nối.

Chức năng của GX là quản lý giám sát chất lợng các đờng đấu nối thiết lập và

giải phóng các tuyến nối từ bộ đIũu khiển MR hoặc từ bộ phân phối bản tin.

Nhận biết các tín hiệu lỗi trong đấu nối do các bộ phận đIũu khiển chuyển

mạch ma trận gây ra (COM ).

PC ( quản lý báo hiệu số 7) : Quản lý mạng báo hiệu.

Tuỳ theo cấu hình và lu lợng đợc điều khiển, 1 hay nhiều các chức

năng này có thể đợc cấp bởi trạm điều khiển chính (SMC).

Trang 22



Trần việt



Báo cáo thực tập

Hùng



Đối với các đấu nối cho các kênh báo hiệu 64Kb/s các đấu nối bán thờng trực

đợc thành lập qua ma trận đấu nối đến thiết bị xử lý giao thức báo hiệu số

7(PUPE).

PC thực hiện các chức năng sau :

- Quản trị mạng (1 phần của mức 3)

- Phòng vệ PUPE

- Các trức năng quan trắc mà không liên quan trực tiếp đến báo hiệu số 7 của

CCITT.

GS : Quản trị các dịch vụ , áp dụng SSP

Trong tổng đài các trạm điều khiển chính SMC đợc tổ chức phòng vệ theo

nguyên tắc n+1(một trạm dự phòng cho tất cả các trạm còn lại).

1.3. Cấu trúc tổng quát của hệ thống đIều khiển :

- Lý luận về trạm đa xử lý lấy từ các khái niệm của hệ thống Alcatel 8300: 1

hay nhiều hơn 1 bộ xử lý, 1 hay nhiều hơn 1 bộ nối thông minh, đợc đấu nối với

nhau thông qua 1 BUS BSM tốc độ 16 Mb/s và trao đổi số liệu thông qua 1 bộ

nhớ chung MC. Bộ nhớ chung này trao đổi với bộ nhớ chính.

- Thông tin 2 hớng giữa các giữa các bộ phận và đợc bố trí bởi hệ thống cơ sở.

Bus nội bộ 32 bít



Bộ nối

bus



Bộ xử

lý



riêng



Bộ

nhớ

riêng



hoặc



Bộ nhớ

cục bộ



Bộ nhớ

hoặc



Bộ nhớ

chung



bộ xử lý



Bus trạm điều

khiển BSM



Hình 11: Cấu trúc tổng thể của SM.

1 trạm đa xử lý có thể gồm :

- 1 hay nhiều hơn 1 bộ nối ghép .

- 1 hay nhiều hơn 1 đơn vị xử lý.

- 1 bộ nhớ chung,

- Các bộ nối đặc biệt cho các chức năng chuyển mạch hoặc xử lý số liệu vào

/ra.

a. Bộ xử lý (CPU).

Chức năng :

- Điều khiển tòn bộ hệ thống.

Trang 23



Trần việt



Báo cáo thực tập

Hùng



- Xử lý dữ liệu.

Nguyên tắc :

- Hoạt động theo chơng trình phần mềm trong bộ nhớ.

- Các nhiệm vụ :

+ Nhận lệnh : CPU nhận lệnh từ bộ nhớ.

+ Giải mã lệnh : lệnh sẽ đợc giả mã để xác định thao tác mà lệnh yêu cầu.

+ Nhận dữ liệu : Việc thực hiện lệnh có thể yêu cầu nhận dữ liệu từ bộ nhớ

hoặc từ bộ ghếp nối.

+ Xử lý dữ liệu : việc thực hiện lệnh có thể yêu cầu thực hiện phép toán số

học hay phép toán Logic trên các dữ liệu.

+ Ghi dữ liệu các kết quả thực hiện có thể cất ra bộ nhớ hay đa ra bộ ghép

nối.

- Các thành phần cơ bản của CPU :

+ Đơn vị điều khiển (Controlunit) : Điều khiển nhận lệnh, giải mã lệnh và

thực hiện đợi lệnh.

+ Đơn vị số học và Logic (ALU) : thực hiện các phép toán SH, LH.

+ Tập thanh ghi (Register File) : là các ngan nhớ.

+ BUS liên kết bên trong : Kết nối các thành phần của CPU với nhau.

+Đơn vị kết nối BUS ( BUS interface Unit) : Dùng kết nối bên trong và bên

ngoài .



Đ ơn vị

đ iề u

k h iể n .



T ập

th a n h

ghi



ALU



B U S b ê n tro n g



Đ ơn vị nối ghép B U S

B U S đ ịa

chỉ



B U S dữ

liệ u



B U S đ ịa

chỉ



Hình 12: Bộ xử lí.

b.Đơn vị số học và logic.

Mô hình kết nối

Chức năng : Thực hiện phép toán:

- SH : Cộng, trừ, nhân, chia, đảo dấu, so sánh.

- Logic : And, OR, XOR, NOT, dịch, quay.



Trang 24



Trần việt



Báo cáo thực tập

Hùng



Mô hình kết nối:

D ữ liệ u v à o



D ữ liệ u ra



alu



Hình 13:

C á c tín h iệ u

đ iề u k h iể n



Thanh ghi cờ



- Dữ liệu vào : Có thể có sẵn từ thanh ghi hoặc bộ nhớ hoặc từ vổng vào ra đợc đa vào ALU.

- Dữ liệu ra đợc đa ra thanh ghi hoặc bộ nhớ hoặc cổng vào ra.

- Các tín hiệu điều khiển từ định vị điều khiển phát đến ALU để điều khiển

ALU hoạt động theo yêu cầu của lệnh.

- Khi thực hiện phép toán ALU có tác động qua lại tới thanh ghi cờ.

IU và FPU :

- Trên các bộ vi xử lý hiện nay ngời ta chia khối ALU thành IU và FPU

(Integer)đơn vị số nguyên.

Gồm :

+ Các thanh ghi dữ liệu số nguyên.

+ Khối thực hiện phép toán với số nguyên.

- FPU (Floating Point Unit) : Đơn vị số, chấm, động.

Gồm :

+ Các thanh ghi dữ liệu số dấu chấm, động.

+ Khối thực hiện phép toấn số dấu chấm, động.

b. Đơn vị điều khiển :

Nhiệm vụ :

- Điều khiển nhận lệnh tiếp theo từ bộ nhớ đa vào thanh ghi lệnh và tăng nội

dung của bộ đếm chơng trình, để trỏ sang lệnh kế tiếp.

- Giải mã lệnh nằm trong thanh ghi lệnh để xác định thao tác mà lệnh yêu cầu

thực hiện và phát ra tín hiệu điều khiển thực hiện lệnh đó.

- Nhận tín hiệu yêu cầu điều khiển từ các thiết bị bên ngoài, xử lý và chuyển

điều khiển, để đáp ứng đợc các yêu cầu đó.

Trang 25



Trần việt



Báo cáo thực tập

Hùng



Mô hình kết nối



T h a n h g h i lệ n h



C ác cờ



Đ ơ n v ị đ iề u k h iể n



C á c tín h iệ u

b ê n tro n g C P U



C lo c k

C á c tín h iệ u

đ iề u k h iể n

b ên n g oài



BU S

Đ iề u

k h iể n

Hình 14:



C á c tín h iệ u

y ê u c ầ u từ

b ên n g oài



Các tín hiệu vào :

- Lệnh từ thanh ghi đợc đa đến để xác định hành động của lệnh.

- Clock là tín hiệu mà mạch tạo ra từ bên ngoài đa đến đơn vị điều khiển để

đảm bảo đồng bộ hoạt động của hệ thống.

- Các cờ từ thanh ghi cờ đa đến đơn vị điều khiển trạng thái của CPU.

- Các tín hiệu điều khiển từ BUS điều khiển tức là từ các thành phần khác của

máy tính gửi đến CPU ddể yêu cầu CPU đáp ứng một việc nào đó.

Các tín hiệu ra :

- Các tín hiệu điều khiển bên trong CPU bao gồm :

+ Các tín hiệu điều khiển dữ liệu từ thanh ghi này đến thanh ghi khác.

+ Các tín hiệu điều khiển hoạt động của ALU.

- Các tín hiệu điều khiển bên ngoài bao gồm :

+ Các tín hiệu điều khiển bộ nhớ.

+ Các tín hiệu điều khiển các bộ ghép nối.

c. Bộ nhớ bán dẫn.

Phân loại bộ nhớ bán dẫn.

+ Rom :

- Rom đợc ghi nhớ bởi nhà chế tạo.

- Prom (Progammalle) ghi đợc một lần.

Trang 26



Trần việt



Báo cáo thực tập

Hùng



- Eprom (Eraslle Prom) có thể xoá bằng tia cực tím.

- eeprom (Electrically eprom) có thể xoá bằng tín hiệu điện (xoá theo

Byte).

- Flash memory : giống eeprom nhng xoá theo từng khối

- Rom - Bios (Basic - Input - Output - System)

+ RAM :

- Static RAM (SRAM) dùng trong cache.

- Dynamic RAM (DRAM) dùng ttrong bộ nhớ chính (tốc độ chậm).

Tổ chức bên trong chíp nhớ.

Phần tử nhớ (memory) nhớ đợc một bit.



R ead

S e le c t

(C h ọ n )



W rite



M e m o ry

C e ll



D a ta



Hình 15:

Ngăn nhớ (từ nhớ) : Nối ghép nhiều phần tử nhớ với nhau.

Chung tín hiệu :

+ Select.

+ Read.

+ Write.



W rite

R ead



P h ầ n tử

nhớ



P h ầ n tử

nhớ



P h ầ n tử

nhớ



Dm-2



Dm-3



P h ầ n tử

nhớ



S e le c t

Dm-1



Dn



Hình 16:



Trang 27



Trần việt



Báo cáo thực tập

Hùng



Tổ chức chíp nhớ dới dạng ma trận nhớ theo một chiều.

M a trậ n n h ớ



A0

A1



An-1



N găn nhớ 0

Bộ

nhớ

g iả i

m

đ ịa

ch ỉ



N găn nhớ 1



Bộ

đếm

d

Dữ1

liệ u



N găn nhớ 2



D0



Dm-1

2n -1



B ộ tạ o tín h iệ u đ iề u k h iể n



ce



oe



we



Hinh 17:

A0 ữ An-1 : n chân địa chỉ.

D0 ữ Dm-1 : m chân địa chỉ.

CE (chip Elable) : tín hiệu điều khiển chọn chíp làm nhiệm vụ.

OE (output Enable) : tín hiệu điều khiển dọc ngăn nhớ.

WE (Write Enable) : tín hiệu điều khiển ghi ngăn nhớ.

Dung lợng : 2n ì m bit.

Ma trận nhớ.

- Gồm 2n hàng.

- Mỗi hàng là một ngăn nhớ có độ dài m bit.

Nhận xét : Ta thấy khi n lớn thì bộ giải mã phức tạp.

Tổ chức bộ nhớ dạng ma trận nhớ theo kiểu hai chiều :

Ma trận nhớ :

- Gồm 2n2 hàng.

- Mỗi hàng có 2n1 ngăn nhớ .

Trang 28



Trần việt



Báo cáo thực tập

Hùng



- Mỗi ngăn nhớ có độ dài m bit.

- Độ dài hàng = 2n 2x (2n x m) = 2n2+n1 x m = 2n x m

- Công thức tính dung lợng bộ nhớ :

Dung lợng = 2n2 x (2n1 x m)bit = 2n x m bit



Bộ giải mã địa chỉ cột



Bộ

nhớ

giải

mã

địa

chỉ

hàng



N2

chân

địa

chỉ



Bộ

đếm

dữ

liệu



Ngăn

nhớ



Mã

chứa

dữ

liệu



2n -1

Bộ tạo tín hiệu điều khiển



ce



oe



we



Hình 18:





-



Quá trình giải mã đợc tiến hành theo hai bớc :

Bớc 1 : Bộ giải mã chọn một hàng.

Bớc 2 : Chọn ngăn nhớ trong hàng đó.

Tổ chức DRAM.

Có n kênh địa chỉ chon kênh : vận chuyển đợc 2n địa chỉ.

+ Vận chuyển A2n-1 ữ An GM hàng chọn hàng.

+ Vận chuyển An-1 ữ A0 GM hàng chọn côt.



n



C h ố t đ ịa c h ỉ c ộ t



n



cas



gm

C h ố t đ ịa

chỉ hàng



GM

hàng



m a trận

nhớ



Đ ộn

dữ

liệ u



mTrang 29

ras



Trần việt



Báo cáo thực tập

Hùng



Hình 19:

RAS (Row Addcess Strobe) : Chốt địa chỉ hàng.

CAS (Column Addcess Strobe) : Chốt địa chỉ cột.



2.Cấu hình tổng thể của một trạm SMC:







-



Trạm điều khiển chính gồm :

Một Coupler chính đấu nối với mạch thông tin (CMP).

Một đơn vị xử lý chính (PUP).

Một bộ nhớ chung (MC).

Một đến 4 đơn vị xử lý phụ (PUS)

Một đến 4 Coupler phụ đấu nối với mạch vòng thông tin (CMS).

Chức năng các khối.

CMP đấu nối với MIS thực hiện chức năng trao đổi thông tin trong nội bộ

trạm SMC, giữa các trạm SMC, giữa SMC với SMM.

Thực hiện chức năng khởi tạo chơng trình nạp chơng trình cho trạm (ví dụ nó

có phần mềm cài đặt MLSMIP).

MC bộ nhớ chung 16 MB đợc bảo vệ bằng mà tự sửa sai và có thể xâm nhập

bú BSM và BL để thực hiện chức năng trao đổi số liệu giữa các Coupler.

CMS thực hiện chức năng trao đổi thông tin giữa các trạm khác nh SMA,

SMT, SMX thông qua MAS, thực hiện chức năng khởi tạo nạp chơng trình,

phòng vệ, quan trắc agent (MLSIMS).

PUS, PUP thực hiện chức năng xử lý các công việc xử lý .

+ MC 68020 (ACUTR3).

+ MC 68030 (ACUTR3).



m ic



pus

(c m p )



bus nội bộ



pus



pus

(m c )



pus 1



pus 4



b sm

c m so



c m s3



Trang 30

mas 1



mas 4



Trần việt



Báo cáo thực tập

Hùng



Hình 20: Cấu trúc của trạm điều khiển chính.



3. Dạng vật lý của các trạm điều khiển

chính :

Trạm điều khiển chính (SMC) đợc tổ chức quanh Bus trạm điều khiển (BSM).

Đây là Bus 16 bít.

Các bảng mạch khác nhau đợc nối tới bus này và nó đợc các bảng mạch sử

dụng làm 1 phơng tiện thông tin.

13 bảng mạch có thể đợc nối tới Bus trạm điều khiển bên trong 1 trạm điều

khiển chính:

- 1 bảng ACAJA cùng với bảng liên hợp của nó (ACAJB) có trách nhiệm quản

lý việc trao đổi thông tin giữa vòng ghép liên trạm (MIS) và Bus BSM

- 4 bảng ACAJA cùng với ACAJB là các bảng liên hợp của chúng thực hiện

quản lý việc trao đổi thông tin giữa MAS và BSM.

- 3 bảng ACMCQ thực hiện chức năng Bộ nhớ chung, hoặc chỉ 1 ACMCS ( ở

đây ta đề cập tới ACMCS).

- 1 bảng ACUTR thực hiện chức năng bộ xử lý chính (PUP).

- 4 bảng ACUTR thực hiện các chức năng bộ xử lý thứ cấp (PUS).

Bảng ACALA, không đợc đấu nối trên Bus trạm điều khiển BSM, nó có trách

nhiệm thu thập và phát các cảnh báo nguồn của Trạm điều khiển chính SMC. Nó

đợc nối tới Vòng ghép cảnh báo (MAL).

MIS

PUP



A

A

C

R

H



A

C

A

J

B



A

C

A

J

A



A

C

U

T

R



MC



PUS



PUS



1



4



A

C

U

T

R



A

C

M

C

S



A

C

U

T

R

BSM



CMP



CMS 1



MAS 1



A

C

A

J

A



A

C

A

J

B



Vòng cảnh báo

MAL



CMS 4



MAS 4



A

C

A

J

A



A

C

A

J

B



ACAL

A

A

A

C

R



C

V

5V



C

5V



V

Phân phối



Trang 31 48V

kép



Trần việt



Báo cáo thực tập

Hùng



Hình 21: Ghép nối trạm điều khiển.

- 5 loại Card : . Bộ xử lý UC 68020 hoặc 68030 ACUTR

. Bộ nhớ 16 Mb

ACMCS

. Mô đun kết nối MIS/MAS

ACAJA/ACAJB

. Mô đun kết nối cảnh báo

ACALA.

- Trạm SMC (tối đa 17 card + 2 bộ chuyển đổi điện CV)

- Công suất tiêu thụ tối đa tại 5V ớc tính < 160 W.

3.1 Bảng ACUTR : (Bộ xử lý).

3.1.1 Vai trò :



Trong hệ thống OCB 283, bảng mạch ACUTR đợc tổ chức trên cơ sở 1 bộ vi

xử lý 68020 (ACUTR3) hoặc 68030 ( ACUTR4) tạo thành 1 đơn vị xử lý cho

các trạm đa xử lý mà trạm này cũng đợc gọi là 1 Đơn vị xử lý chính (PUP) hoặc

1 đơn vị xử lý thứ cấp (PUS).

3.1.2 Vị trí :

ACUTR đợc gia nhập với :

- Bus trạm điều khiển, (bắt buộc),

- 1 bus cục bộ (trong trờng hợp PUP).

1 trạm điều khiển có thể gồm 1 hay nhiều hơn 1 bảng mạch ACUTR đợc nối tới

Bus trạm đa xử lý.

Bus nội bộ BL



Bộ xử lý

khác



ACUTR3

(ACUTR4)



ACMCS



Bus trạm đa xử lý BSM



Hình 22:BUS trạm đa xử lý.



Trang 32