Họ vi điều khiển MCS-51

Đồ án tốt nghiệp

Tên



Công



ROM



ROM



RAM



RAM



gọi



nghệ



trong



ngoài



trong



ngoài



8031



NMOS



Không



64



128



64



8051



NMOS



có

4



KByte

64



Byte

128



KByte

64



8751



NMOS



Kbyte

4



KByte

64



Byte

128



KByte

64



8032



NMOS



Kbyte

Không



KByte

64



Byte

256



KByte

64



8052



NMOS



có

8



KByte

64



Byte

256



KByte

64



Kbyte

Không



KByte

64



Byte

128



KByte

64



có

4



KByte

64



Byte

128



KByte

64



Kbyte



KByte



Byte



KByte



80C3

1

80C5

1



CMOS

CMOS



Timer

Counte

r

2

2

2

3

3

2

2



Phần lớn các vi điều khiển trong họ MCS-51 được đóng vỏ theo kiểu 2

hàng (PDIP) với tổng cộng 40 chân, một số khác được đóng vỏ theo kiểu hình

vuông với 44 chân. Chip 8051 có các đặc trưng sau:

• 4 KB EPROM bên trong.

• 128 Byte RAM nội.

• 4 Port xuất /nhập I/O 8 bit.

• Giao tiếp nối tiếp.

• 64 KB vùng nhớ mã ngoài

• 64 KB vùng nhớ dữ liệu ngoại.

• Xử lý bit (thao tác trên từng bit riêng rẽ).

• 210 vị trí nhớ được định địa chỉ, mỗi vị trí 1 bit.

• 4µs cho hoạt động nhân hoặc chia.

Trường Đại Học Bách Khoa Hà Nội



trang 15



Đồ án tốt nghiệp

Ngoài ra nó còn được thiết kế với logic tĩnh cho phép hoạt động có tần số

giảm suống 0 và hỗ trợ 2 chế độ tiết kiệm năng lượng được lựa chọn bằng phần

mềm.

Chế độ nghỉ dừng CPU trong khi vẫn cho phép Ram và các bộ định thời,

đếm, cổng nối tiếp và các hệ thống ngắt tiếp tục hoạt động.

Chế độ nguồn giảm duy trì nội dung của Ram nhưng không cho mạch dao

động cung cấp xung clock nhằm vô hiệu hóa các hoạt động của chip cho đến khi

có reset cứng tiếp theo.

Sau đây là 3 loại cấu hình chân ra của IC 8051



S¬ ®å ch©n cña 8051



Trường Đại Học Bách Khoa Hà Nội



trang 16



Đồ án tốt nghiệp



II.2 Cấu trúc phần cứng họ vi điều khiển MCS-51



Khối xử lý trung tâm

 Thanh ghi chứa Acc

 Thanh ghi chứa phụ B

 Ram trong

Trường Đại Học Bách Khoa Hà Nội



trang 17



Đồ án tốt nghiệp

 Con trỏ ngăn xếp SP (Stack Pointer ) còng nh con trỏ dữ liệu để định địa

chỉ bộ nhớ ngoài.

 Bộ đếm chương trình PC (Program Counter).

 Bộ giải mã lệnh

 Bộ điều khiển thời gian và logic

 Thanh ghi đặc biệt SFR(Special Function Register).

 Thanh ghi số liệu

 Thanh ghi từ trạng thái PSW.

 Hai bộ địng thời/ bộ đếm (Timer/Counter ) với các chế độ hoạt động

khác nhau để giúp việc định thời gian hay đếm các sự kiện, định tốc độ

Baud cho cổng nối tiếp.

 Một cổng nối tiếp bao gồm: giao diện truyền tin nối tiếp SCI có khả năng

phát hay nhận một byte thông tin theo cách truyền tuần tự từng bit. Giao

diện giao tiếp nối tiếp với thiết bị ngoại vi SPI, truyền tin nối tiếp với

thiết bị ngoại vi

 Có 4 cổng vào/ra song song.

 Hệ thống điêug khiển ngắt với 5 nguồn ngắt

Bảng tóm tắt các chân và chức năng của nó

Số



Ký hiệu



Chức năng



chân(Pin)

1÷8

9

10÷17

18

19

20

21÷28



P1.0 ÷

P1.7

Reset

P3.0 ÷

P3.7

XTAL2

XTAL1

Vss

P2.0 ÷

P2.7



Cổng vào / ra(port1)

Lối vào reset tích cực mức cao

Cổng vào/ra (Port 3) và tất cả các đường dẫn

với chức năng đặc biệt

Lối vào của bộ dao động thạch anh bên trong

Lối vào của bộ dao động thạch anh bên trong

Chân nối đất (0v)

Cổng vào ra 2 và các đường địa chỉ cao từ

A8÷A15



Trường Đại Học Bách Khoa Hà Nội



trang 18



Đồ án tốt nghiệp



29



PSE

Dùng cho bộ nhớ chương trình ngoài



30

31



ALE



32÷39



P0.0÷P0.7



40



VCC



EA



Cho phép chốt địa chỉ

Để làm việc với ROM trong hay ROM ngoài

Cổng vào/ra 0 và các đường địa chỉ thấp

A0÷A7

Chân cấp nguồn (+5v)



II.3 Mô tả các chân

Họ vi điều khiển 8051 theo kiểu PDIP có tổng cộng 40 chân trong đó có 4

cổng vào ra song song: Cổng 0 (P0), cổng 1 (P1), cổng 2 (P2), cổng 3 (P3), các

chân cấp nguồn và các chân điều khiển các thiết bị ngoại vi khác.

Trường Đại Học Bách Khoa Hà Nội



trang 19



Đồ án tốt nghiệp

 Port 0:

Port 0 (các chân 32 ÷ 39 của 8951) là cổng có 2 công dông. Trong các

thiết kế nhỏ không dùng bộ nhớ ngoài thì nó có chức năng như các đường

vào/ra. Đối với các thiết kế lớn cần phải có bộ nhớ ngoài, cổng này trở thành bus

địa chỉ và bus dữ liệu đa hợp.

 Port 1:

Port 1(các chân 1 ÷ 8 của 8951) chỉ có tác dụng xuất/nhập. Các chân được

ký hiệu P1.0, P1.1, p1.2, ... p1.7 có thể dùng cho giao tiếp với các thiết bị ngoài

nếu cần. Port 1 không có chức năng khác, vì vậy chúng chỉ được dùng cho giao

tiếp với các thiết bị ngoại vi.

 Port 2:

Port 2 (các chân 21 ÷ 28 của 8951) là cổng có 2 công dụng, chúng được

dùng như các đường xuất/nhập hoặc là byte địa chỉ cao của bus địa chỉ 16 bit

cho các thiết kế có bộ nhớ chương trình ngoài hoặc các thiết kế có nhiều hơn256

byte bộ nhớ dữ liệu ngoài.

 Port 3:

Port 3 (các chân 10 ÷ 17 của 8951) là cổng có 2 công dụng. Khi không hoạt

động xuất/nhập thì các chân của cổng 3 có nhiều chức năng riêng riêng biệt.

Bảng dưới đây liệt kê các chức năng của từng chân của cổng 3 :



Bit

P3.0

P3.1

P3.2

P3.3

P3.4

P3.5

P3.6

P3.7



Tên

RxD

TxD

INT0

INT1

T0

T1

WR

RD



Địa chỉ

B0H

B1H

B2H

B3H

B4H

B5H

B6H

B7H



Chức năng chuyển đổi

Chân nhận dữ liệu của cổng nối tiếp

Chân phát dữ liệu của cổng nối tiếp

Ngõ vào ngắt ngoài 0

Ngõ vào ngắt ngoài 1

Ngõ vào củaTIMER/COUNTER thứ 0.

Ngõ vào củaTIMER/COUNTER thứ 1.

Điều khiển ghi bộ nhớ dữ liệu ngoài

Điều khiển đọc bộ nhớ dữ liệu ngoài



 Chân cho phép bộ nhớ chương trình PSEN.

Trường Đại Học Bách Khoa Hà Nội



trang 20



Đồ án tốt nghiệp

8051 cung cấp cho ta 4 tín hiệu điều khiển Bus. Tín hiệu cho phép bộ nhớ

chương



trình



Trường Đại Học Bách Khoa Hà Nội



trang 21



Đồ án tốt nghiệp



PSE



là tín hiệu đưa ra trên chân 29. đây là tín hiệu điều khiển cho phép ta truy xuất



bộ nhớ chương trình ngoài. Chân này thường nối với chân cho phép xuất



OE



(Output Enable) của Epprom (hoặc Rom) để cho phép đọc các byte lệnh.



Trường Đại Học Bách Khoa Hà Nội



trang 22



Đồ án tốt nghiệp

Tín



hiệu



Trường Đại Học Bách Khoa Hà Nội



trang 23



Đồ án tốt nghiệp

ở mức logic 0 trong suốt thời gian tìm nạp lệnh. Các mã nhị phân của chương

trình hay mã lệnh được đọc từ Eprom qua bus dữ liệu và được chốt vào thanh

ghi lệnh IR để được giải mã. Khi thực thi chương trình chứa ở ROM nội,



Trường Đại Học Bách Khoa Hà Nội



trang 24



Đồ án tốt nghiệp



PSE



được duy trì ở mức không tích cực ( Mức 1).

 Chân cho phép chốt địa chỉ ALE.



8051 sử dụng chân 30, chân xuất tín hiệu cho phép chốt địa chỉ ALE

(Address Latch Enable) để giải đa hợp bus dữ liệu và bus địa chỉ. Tín hiệu ALE

có tần số bằng 1/6 tần số của mạch dao động bên trong và có thể dùng làm xung

clock cho phần còn lại của hệ thống. Nếu mạch dao động có tần số 12MHz, tín

hiệu ALE có tần số 2 MHz. Chân ALE còn được dùng để nhận xung ngõ vào lập

trình cho EPROM trên chip 8051.

 Chân truy xuất ngoài



EA



.



Trường Đại Học Bách Khoa Hà Nội



trang 25