II.3 Mô tả các chân

ỏn tt nghip

Port 0:

Port 0 (cỏc chõn 32 ữ 39 ca 8951) l cng cú 2 cụng dụng. Trong cỏc

thit k nh khụng dựng b nh ngoi thỡ nú cú chc nng nh cỏc ng

vo/ra. i vi cỏc thit k ln cn phi cú b nh ngoi, cng ny tr thnh bus

a ch v bus d liu a hp.

Port 1:

Port 1(cỏc chõn 1 ữ 8 ca 8951) ch cú tỏc dng xut/nhp. Cỏc chõn c

ký hiu P1.0, P1.1, p1.2, ... p1.7 cú th dựng cho giao tip vi cỏc thit b ngoi

nu cn. Port 1 khụng cú chc nng khỏc, vỡ vy chỳng ch c dựng cho giao

tip vi cỏc thit b ngoi vi.

Port 2:

Port 2 (cỏc chõn 21 ữ 28 ca 8951) l cng cú 2 cụng dng, chỳng c

dựng nh cỏc ng xut/nhp hoc l byte a ch cao ca bus a ch 16 bit

cho cỏc thit k cú b nh chng trỡnh ngoi hoc cỏc thit k cú nhiu hn256

byte b nh d liu ngoi.

Port 3:

Port 3 (cỏc chõn 10 ữ 17 ca 8951) l cng cú 2 cụng dng. Khi khụng hot

ng xut/nhp thỡ cỏc chõn ca cng 3 cú nhiu chc nng riờng riờng bit.

Bng di õy lit kờ cỏc chc nng ca tng chõn ca cng 3 :



Bit

P3.0

P3.1

P3.2

P3.3

P3.4

P3.5

P3.6

P3.7



Tờn

RxD

TxD

INT0

INT1

T0

T1

WR

RD



a ch

B0H

B1H

B2H

B3H

B4H

B5H

B6H

B7H



Chc nng chuyn i

Chõn nhn d liu ca cng ni tip

Chõn phỏt d liu ca cng ni tip

Ngừ vo ngt ngoi 0

Ngừ vo ngt ngoi 1

Ngừ vo caTIMER/COUNTER th 0.

Ngừ vo caTIMER/COUNTER th 1.

iu khin ghi b nh d liu ngoi

iu khin c b nh d liu ngoi



Chõn cho phộp b nh chng trỡnh PSEN.

Trng i Hc Bỏch Khoa H Ni



trang 20



 ỏn tt nghip

8051 cung cp cho ta 4 tớn hiu iu khin Bus. Tớn hiu cho phộp b nh

chng



trỡnh



Trng i Hc Bỏch Khoa H Ni



trang 21



 ỏn tt nghip



PSE



l tớn hiu a ra trờn chõn 29. õy l tớn hiu iu khin cho phộp ta truy xut



b nh chng trỡnh ngoi. Chõn ny thng ni vi chõn cho phộp xut



OE



(Output Enable) ca Epprom (hoc Rom) cho phộp c cỏc byte lnh.



Trng i Hc Bỏch Khoa H Ni



trang 22



 ỏn tt nghip

Tớn



hiu



Trng i Hc Bỏch Khoa H Ni



trang 23



 ỏn tt nghip

mc logic 0 trong sut thi gian tỡm np lnh. Cỏc mó nh phõn ca chng

trỡnh hay mó lnh c c t Eprom qua bus d liu v c cht vo thanh

ghi lnh IR c gii mó. Khi thc thi chng trỡnh cha ROM ni,



Trng i Hc Bỏch Khoa H Ni



trang 24



 ỏn tt nghip



PSE



c duy trỡ mc khụng tớch cc ( Mc 1).

Chõn cho phộp cht a ch ALE.



8051 s dng chõn 30, chõn xut tớn hiu cho phộp cht a ch ALE

(Address Latch Enable) gii a hp bus d liu v bus a ch. Tớn hiu ALE

cú tn s bng 1/6 tn s ca mch dao ng bờn trong v cú th dựng lm xung

clock cho phn cũn li ca h thng. Nu mch dao ng cú tn s 12MHz, tớn

hiu ALE cú tn s 2 MHz. Chõn ALE cũn c dựng nhn xung ngừ vo lp

trỡnh cho EPROM trờn chip 8051.

Chõn truy xut ngoi



EA



.



Trng i Hc Bỏch Khoa H Ni



trang 25



 ỏn tt nghip

Ngừ vo ny cú th c ni vi 5V (logic 1) hoc GND (logic 0). Nu

chõn ny ni lờn 5 V, 8051/8052 thc thi chng trỡnh trong ROM ni. Nu

chõn ny ni vi GND (v PSEN cng mc logic 0) thỡ chng trỡnh cn thc

thi cha b nh ngoi. Nu chõn logic 0 i vi 8051/8052, ROM ni bờn

trong chip b vụ hiu húa v chng trỡnh thc thi cha ROM ngoi. i vi

nhng loi khụng cú ROM trong thỡ chõn phi mc logic 0.

Chõn Reset

Chõn vo RST (chõn 9) l ngừ vo reset ca 8051 dựng thit lp li

trng thỏi ban u ca h thng. Khi ngừ vo ny c treo 1 ti thiu 2 chu

k mỏy thỡ cỏc thanh ghi bờn trong c np giỏ tr thớch hp cho vic np li h

thng.

II.4. Cỏch t chc v truy cp b nh ca 8051.

B nh ca 8051 núi riờng v h MCS 51 núi chung cú kh nng nh

a ch cho ụ nh d liu v ụ nh chng trỡnh n 64 Kbytes v c chia lm

2 vựng b nh riờng bit: B nh chng trỡnh v b nh d liu.



Trng i Hc Bỏch Khoa H Ni



trang 26



 ỏn tt nghip

Program Memory ( Read only)



Data Memory ( Read/Write)

FFFFH



FFFFH



Exterrnal



Internal

0FFFH

=0



0000H



FFH

=1

Internal



00H



RD WR



PSEN



2.4.1 B nh chng trỡnh.

Bộ vi iu khin 8051 cú th nh da ch b nh chng trỡnh ti 64

Kbyte, bao gm b nh ROM trong kớch thc 4 Kbyte v b nh ROM ngoi

kớch thc 64 Kbyte. Nu b vi iu khin dựng ROM trong thỡ chõn (External

Access) phi c treo cao, lỳc ny 4Kbyte ROM trong c coi l min a ch

Trng i Hc Bỏch Khoa H Ni



trang 27



 ỏn tt nghip

thp, min a ch cũn li do ROM ngoi qun lý. Nu chng trỡnh c a ch

000H n 0FFFH thỡ s c trc tip t ROM trong, cũn li a ch 1000H n

FFFFH l c t ROM ngoi. Ta phi s dng 16 bit a ch truy cp b nh

chng trỡnh ngoi. B vi iu khin cú th dựng ton b b nh ROM ngoi

64Kbyte, lỳc ny thỡ chõn c ni vi t (0V) v tt c chng trỡnh c c

t ROM ngoi. Khi c b nh chng trỡnh bờn ngoi thỡ chõn (Program

Strobe Enable) a ra cỏc xung c dựng cho b nh chng trỡnh bờn ngoi.

Do vy tớn hiu ch cú tỏc dng i vi ROM ngoi cũn i vi ROM trong thỡ

chõn ny khụng cú tỏc dng. Sau khi Reset CPU bt u thc hin t a ch

0000H, tip theo l n vựng t cỏc ngt ca CPU t a ch 0003H n 0023H.

Vic s dng ROM trong ( i vi nhng loi cú ROM trong) v ROM ngoi

(i vi nhng h thng ũi hi phi m rng b nh) bng cỏch s dng chõn

iu khin.



Port 0



8051



EA



D0-D7

74HC373



O

ALE



D



Port 0



EPROM



G



Port 2



A8-A15



PSEN



OE



Sơ đồ ghép nối vi xử lý với ROM ngoài



Khi chõn ni vi Vcc.

i vi nhng loi cú ROM trong 4KByte nh 8051 thỡ chng trỡnh thc

hin t a ch 0000H n 0FFFH ca ROM trong sau ú tip tc t a ch

1000H n FFFFH ca ROM ngoi.

Trng i Hc Bỏch Khoa H Ni



trang 28



 ỏn tt nghip

i vi nhng loi cú ROM trong 8KByte nh 8051 thỡ chng trỡnh thc

hin t a ch 0000H n 1FFFH ca ROM trong sau ú tip tc t a ch

2000H n FFFFH ca ROM ngoi.

i vi nhng loi cú ROM trong 16KByte nh 8051 thỡ chng trỡnh thc

hin t a ch 0000H n 3FFFH ca ROM trong sau ú tip tc t a ch

4000H n FFFFH ca ROM ngoi.

Khi chõn ni vi Vss.

Khi chõn ni vi Vss thỡ lỳc ny CPU s lm vic ton b i vi ROM

ngoi. Do vy i vi nhng loi khụng cú ROM trong thỡ chõn



EA



bt buc



phi c ni vi Vss.

Trong khi truy cp b nh chng trỡnh ngoi thỡ nú s a 0FFH ti b

cht ca cng 0. Nh vy nú cú th xoỏ bt c thụng tin no ti cng 0 m SFR

cú th cũn ang gi nờn vic vit ra cng 0 trong khi ang truy cp b nh ngoi

s b sai. Vỡ vy ta khụng c vit ra cng 0 khi b nh chng trỡnh ngoi

ang oc s dng. Hai iu kin truy nhp b nh chng trỡnh ngoi l:

- Khi chõn tớn hiu



EA tớch



cc



- B m chng trỡnh cú ni dung ln hn 0FFFH (1FFFH i vi loi

8052).

2.4.2 B nh d liu.

B nh d liu RAM nu cú a ch l 8 bit thỡ cho phộp CPU 8 bit thao

tỏc nhanh hn. Nu a ch l 16 bit thỡ cú th truy cp c thụng qua thanh ghi

DPTR (Data Pointer ). Vi 8051 cú 128 byte RAM trong v cú th ghộp vi

64KByte RAM ngoi. Trong sut quỏ trỡnh CPU truy cp ti b nh d liu s

phỏt tớn hiu c /RD v tớn hiu ghi /WR. Na thp ca 128 Bytes RAM trong

t 00H n 7FH cú th truy cp trc tip hoc giỏn tip, trong khi na cao ca

nú tự 80H ờnFH ch cú th truy cp bng ch a ch giỏn tip.

i vi 128 byte RAM trong, bao gm:

-32 byte thp nht l 4 nhúm trong bank thanh ghi. Mi bank bao gm 8

thanh ghi R0 ữ R7. Khi s dng cỏc thanh ghi trong bank thanh ghi no ú l do

2 bit RS0, RS1 trong thanh ghi t trng thỏi PSW quy nh.

Trng i Hc Bỏch Khoa H Ni



trang 29



 ỏn tt nghip

-16 byte tip theo trong vựng 20H ữ 2FH l vựng RAM nh a ch bit.

Trong vựng ny cú 128 bit, bit 0 ca byte 20H l 0 v bit 7 ca byte 2FH cú a

ch l 7FH.

II.5 hot ng reset

8051 c reset bng cỏch gi chõn RTS mc cao ti thiu 2 chu k

mỏy v sau ú chuyn v mc thp. RTS cú th c tỏc ng bng tay hoc

c tỏc ng khi cp ngun bng cỏch dựng mch RC nh hỡnh di.

+5V

H I



+5V



10uF



+5V

100



RESET



RST



10uF

RST



8 .2 K



8.2KOhm



Reset bằng tay



0



Reset khi cấp nguồn



Hình : Hai mạch dùng Reset hệ thống

Sau khi reset thanh ghi PC c np 0000H. Khi RTS tr li mc thp,

vic thc thi chng trỡnh luụn luụn bt u ti v trớ u tiờn trong b nh

chng trỡnh. Ni dung ca Ram trờn chip khụng b nh hng bi hot ng

Reset.



Trng thỏi ca tt c cỏc thanh ghi cho di bng di õy:

Thanh ghi

B m chng trỡnh



Ni dung

0000H



Thanh cha A



00H



Trng i Hc Bỏch Khoa H Ni



trang 30