II.1 Giới thiệu họ họ vi điều khiển MCS-51
Bạn đang xem bản rút gọn của tài liệu. Xem và tải ngay bản đầy đủ của tài liệu tại đây (489.56 KB, 63 trang )
Đồ án tốt nghiệp
Tên
Công
ROM
ROM
RAM
RAM
gọi
nghệ
trong
ngoài
trong
ngoài
8031
NMOS
Không
64
128
64
8051
NMOS
có
4
KByte
64
Byte
128
KByte
64
8751
NMOS
Kbyte
4
KByte
64
Byte
128
KByte
64
8032
NMOS
Kbyte
Không
KByte
64
Byte
256
KByte
64
8052
NMOS
có
8
KByte
64
Byte
256
KByte
64
Kbyte
Không
KByte
64
Byte
128
KByte
64
có
4
KByte
64
Byte
128
KByte
64
Kbyte
KByte
Byte
KByte
80C3
1
80C5
1
CMOS
CMOS
Timer
Counte
r
2
2
2
3
3
2
2
Phần lớn các vi điều khiển trong họ MCS-51 được đóng vỏ theo kiểu 2
hàng (PDIP) với tổng cộng 40 chân, một số khác được đóng vỏ theo kiểu hình
vuông với 44 chân. Chip 8051 có các đặc trưng sau:
• 4 KB EPROM bên trong.
• 128 Byte RAM nội.
• 4 Port xuất /nhập I/O 8 bit.
• Giao tiếp nối tiếp.
• 64 KB vùng nhớ mã ngoài
• 64 KB vùng nhớ dữ liệu ngoại.
• Xử lý bit (thao tác trên từng bit riêng rẽ).
• 210 vị trí nhớ được định địa chỉ, mỗi vị trí 1 bit.
• 4µs cho hoạt động nhân hoặc chia.
Trường Đại Học Bách Khoa Hà Nội
trang 15
Đồ án tốt nghiệp
Ngoài ra nó còn được thiết kế với logic tĩnh cho phép hoạt động có tần số
giảm suống 0 và hỗ trợ 2 chế độ tiết kiệm năng lượng được lựa chọn bằng phần
mềm.
Chế độ nghỉ dừng CPU trong khi vẫn cho phép Ram và các bộ định thời,
đếm, cổng nối tiếp và các hệ thống ngắt tiếp tục hoạt động.
Chế độ nguồn giảm duy trì nội dung của Ram nhưng không cho mạch dao
động cung cấp xung clock nhằm vô hiệu hóa các hoạt động của chip cho đến khi
có reset cứng tiếp theo.
Sau đây là 3 loại cấu hình chân ra của IC 8051
S¬ ®å ch©n cña 8051
Trường Đại Học Bách Khoa Hà Nội
trang 16
Đồ án tốt nghiệp
II.2 Cấu trúc phần cứng họ vi điều khiển MCS-51
Khối xử lý trung tâm
Thanh ghi chứa Acc
Thanh ghi chứa phụ B
Ram trong
Trường Đại Học Bách Khoa Hà Nội
trang 17
Đồ án tốt nghiệp
Con trỏ ngăn xếp SP (Stack Pointer ) còng nh con trỏ dữ liệu để định địa
chỉ bộ nhớ ngoài.
Bộ đếm chương trình PC (Program Counter).
Bộ giải mã lệnh
Bộ điều khiển thời gian và logic
Thanh ghi đặc biệt SFR(Special Function Register).
Thanh ghi số liệu
Thanh ghi từ trạng thái PSW.
Hai bộ địng thời/ bộ đếm (Timer/Counter ) với các chế độ hoạt động
khác nhau để giúp việc định thời gian hay đếm các sự kiện, định tốc độ
Baud cho cổng nối tiếp.
Một cổng nối tiếp bao gồm: giao diện truyền tin nối tiếp SCI có khả năng
phát hay nhận một byte thông tin theo cách truyền tuần tự từng bit. Giao
diện giao tiếp nối tiếp với thiết bị ngoại vi SPI, truyền tin nối tiếp với
thiết bị ngoại vi
Có 4 cổng vào/ra song song.
Hệ thống điêug khiển ngắt với 5 nguồn ngắt
Bảng tóm tắt các chân và chức năng của nó
Số
Ký hiệu
Chức năng
chân(Pin)
1÷8
9
10÷17
18
19
20
21÷28
P1.0 ÷
P1.7
Reset
P3.0 ÷
P3.7
XTAL2
XTAL1
Vss
P2.0 ÷
P2.7
Cổng vào / ra(port1)
Lối vào reset tích cực mức cao
Cổng vào/ra (Port 3) và tất cả các đường dẫn
với chức năng đặc biệt
Lối vào của bộ dao động thạch anh bên trong
Lối vào của bộ dao động thạch anh bên trong
Chân nối đất (0v)
Cổng vào ra 2 và các đường địa chỉ cao từ
A8÷A15
Trường Đại Học Bách Khoa Hà Nội
trang 18
